日本国特許 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年12月19日

出願番号

Application Number:

特願2000-386069

出 願 人 Applicant(s):

インターナショナル・ビジネス・マシーンズ・コーポレーション

2001年 6月19日

特 許 庁 長 官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

JP9000304

【提出日】

平成12年12月19日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 9/30

【発明者】

【住所又は居所】

神奈川県大和市下鶴間1623番地14 日本アイ・ビ

ー・エム株式会社 東京基礎研究所内

【氏名】

高野 光司

【発明者】

【住所又は居所】

神奈川県大和市下鶴間1623番地14 日本アイ・ビ

ー・エム株式会社 東京基礎研究所内

【氏名】

佐藤 証

【特許出願人】

【識別番号】

390009531

【氏名又は名称】

インターナショナル・ビジネス・マシーンズ・コーポレ

ーション

【代理人】

【識別番号】

100086243

【弁理士】

【氏名又は名称】

坂口 博

【代理人】

【識別番号】

100091568

【弁理士】

【氏名又は名称】

市位 嘉宏

【代理人】

【識別番号】

100106699

【弁理士】

【氏名又は名称】 渡部 弘道

【復代理人】

【識別番号】

100112520

【弁理士】

【氏名又は名称】

林 茂則

【選任した復代理人】

【識別番号】 100110607

【弁理士】

【氏名又は名称】 間山 進也

【手数料の表示】

【予納台帳番号】 091156

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9706050

【包括委任状番号】 9704733

【包括委任状番号】 0004480

【プルーフの要否】

【書類名】 明細書

【発明の名称】 演算回路および演算方法

【特許請求の範囲】

【請求項1】 複数のレジスタと、前記複数のレジスタに入力される値を入力とする演算器と、複数のメモリと、を含み、

前記複数のメモリから前記複数のレジスタへの複数の変数の読出しを、前記演算器のパイプライン処理における同一の読出しステージで行う演算回路。

【請求項2】 前記演算器は、第1レジスタ、第2レジスタ、第3レジスタ、第4レジスタの各々に入力された r ビット長を有する x_1 、 x_2 、 x_3 、 x_4 の各入力値に基づいて、2 r または 2 r + 1 ビット長を有する x_1 + x_2 · x_3 + x_4 の演算結果Qを与える積和演算器である請求項1 記載の演算回路。

【請求項3】 前記複数のメモリには、第1メモリおよび第2メモリを含み

前記パイプライン処理の演算ステージに続く演算結果の書き込みステージにおいて、前記演算結果Qの下位 r ビットQ L が前記第1 メモリに記録され、前記演算結果Qの前記Q L を除く上位ビットQ H が前記第4 レジスタに入力され、

前記書き込みステージに続く前記レジスタへの変数の読出しステージにおいて、前記第1メモリから前記第1レジスタに変数 \times 1が、前記第2メモリから前記第3レジスタに変数 \times 3が、同一の読出しステージで読み出される請求項2記載の演算回路。

【請求項4】 前記第1および第2メモリは、データの書き込みポートと読出しポートとを各々1つ有する2ポートメモリである請求項3記載の演算回路。

【請求項5】 前記第1メモリはデータの書き込みポートと読出しポートとを各々1つ有する2ポートメモリであり、前記第2メモリはデータの書き込みおよび読出しが1つのポートで行われる1ポートメモリである請求項3記載の演算回路。

【請求項 6 】 前記演算器は、第 1 レジスタ、第 2 レジスタ、第 3 レジスタ 、第 4 レジスタ、第 5 レジスタ、第 6 レジスタの各々に入力された r ビット長を 有する x_1 、 x_2 、 x_3 、 x_4 、 x_5 、 x_6 の各入力値に基づいて、 2 r または

2 r + 1 ビット長を有する x 1 + x 2 · x 3 + x 4 · x 5 + x 6 の演算結果Qを与える積和演算器である請求項1記載の演算回路。

【請求項7】 前記複数のメモリには、第1メモリ、第2メモリおよび第3 メモリを含み、

前記パイプライン処理の演算ステージに続く演算結果の書き込みステージにおいて、前記演算結果Qの下位rビットQ_Lが前記第1メモリに記録され、前記演算結果Qの前記Q_Lを除く上位ビットQ_Hが前記第<math>6 レジスタに入力され、</sub>

前記書き込みステージに続く前記レジスタへの変数の読出しステージにおいて、前記第1メモリから前記第1レジスタに変数 x_1 が、前記第2メモリから前記第3レジスタに変数 x_3 が、前記第3メモリから前記第5レジスタに変数 x_5 が、同一の読出しステージで読み出される請求項6記載の演算回路。

【請求項8】 前記第1メモリはデータの書き込みポートと読出しポートとを各々1つ有する2ポートメモリであり、前記第2および第3メモリは、データの書き込みおよび読出しが1つのポートで行われる1ポートメモリである請求項7記載の演算回路。

【請求項9】 複数の入力レジスタを有する演算器と複数のメモリとを備えた演算回路を用いた演算方法であって、

前記入力レジスタに入力されている値に基づいて演算を行うステップと、

前記演算の結果を前記入力レジスタまたは前記メモリに書き込むステップと、

前記複数のメモリから前記複数の入力レジスタに複数の変数を同一のパイプラインステージで読み出すステップと、

を含む演算方法。

【請求項10】 前記演算器は、第1レジスタ、第2レジスタ、第3レジスタ、第4レジスタの各々に入力された r ビット長を有する x_1 、 x_2 、 x_3 、 x_4 の各入力値に基づいて、2r または 2r+1 ビット長を有する x_1+x_2 ・ x_3+x_4 の演算結果Qを与える積和演算器である請求項 9 記載の演算方法。

【請求項11】 前記複数のメモリには、第1メモリおよび第2メモリを含み、

前記演算結果Qの下位rビットQ_Iが前記第1メモリに記録され、前記演算結

果Qの前記 Q_L を除く上位ビット Q_H が前記第4レジスタに入力される前記演算器のパイプライン処理における書き込みステップと、

前記第1メモリから前記第1レジスタへの変数 x_1 の読出しと、前記第2メモリから前記第3レジスタへの変数 x_3 の読出しとが前記パイプライン処理の同一の読出しステージで行われる読出しステップと、

を含む請求項10記載の演算方法。

【請求項12】 前記第1および第2メモリは、データの書き込みポートと 読出しポートとを各々1つ有する2ポートメモリである請求項11記載の演算方 法。

【請求項13】 前記第1メモリはデータの書き込みポートと読出しポートとを各々1つ有する2ポートメモリであり、前記第2メモリはデータの書き込みおよび読出しが1つのポートで行われる1ポートメモリである請求項11記載の演算方法。

【請求項14】 前記演算器は、第1レジスタ、第2レジスタ、第3レジスタ、第4レジスタ、第5レジスタ、第6レジスタの各々に入力された r ビット長を有する x_1 、 x_2 、 x_3 、 x_4 、 x_5 、 x_6 の各入力値に基づいて、 2 r または 2 r + 1 ビット長を有する x_1 + x_2 ・ x_3 + x_4 + x_5 + x_6 の演算結果Qを与える積和演算器である請求項 9 記載の演算回路。

【請求項15】 前記複数のメモリには、第1メモリ、第2メモリおよび第3メモリを含み、

前記演算結果Qの下位 r ビット Q_L が前記第1 メモリに記録され、前記演算結果Qの前記 Q_L を除く上位ビット Q_H が前記第6 レジスタに入力される前記演算器のパイプライン処理における書き込みステップと、

前記第1メモリから前記第1レジスタへの変数 x_1 の読出しと、前記第2メモリから前記第3レジスタへの変数 x_3 の読出しと、前記第3メモリから前記第5レジスタへの変数 x_5 の読出しとが、前記パイプライン処理の同一の読出しステージで行われる読出しステップと、

を含む請求項14記載の演算方法。

【請求項16】 前記第1メモリはデータの書き込みポートと読出しポート

とを各々1つ有する2ポートメモリであり、前記第2および第3メモリはデータ の書き込みおよび読出しが1つのポートで行われる1ポートメモリである請求項 15記載の演算方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、演算回路および演算方法に関し、特に公開鍵暗号化方式等に好適な 乗剰余計算の高速化に関するものである。

[0002]

【従来の技術】

情報を伝送する際に、セキュリティの確保あるいは認証のために公開鍵暗号(非対称暗号)が用いられる。公開鍵暗号は公開鍵と秘密鍵の一対の鍵を用いて情報を伝送する暗号方式である。送信者が受信者の公開鍵で平文を暗号化し、暗号文を受取った受信者は受信者しか知りえない秘密鍵を用いて暗号文を復号する。 このような公開鍵暗号では共通鍵暗号(対称鍵暗号)のように1つの共通鍵を共有する必要がなく、また、公開鍵暗号では公開鍵を広く公開することができるので不特定多数の者との通信の秘密が確保できる。さらに、公開鍵暗号を電子認証あるいは電子署名に用いて面識のない他人との信頼関係を確立することができる。インターネット等通信技術が支えるネットワーク社会あるいはその中で営まれる商取引等において必須の技術と位置付けられる。

[0003]

公開鍵暗号方式の一つにRSAが知られている。RSAは非常に大きな整数の離散対数問題あるいは素因数分解の困難性にその安全性の基礎をおく。たとえば、公開鍵(e, n)を用いて、平文Mを

 $C = M^e \pmod{n}$

の関係式から暗号文Cを生成する(なお、Mは整数n未満になるようブロック化されている)。この暗号文Cの解読には離散対数計算(a、y、pからy=a x (m o d p) となるx を見出す)が必要となり

O(2SQRT(log n))

の計算量を必要とする(SQRTは二乗根を与える関数である)。整数 n が少なくとも512ビット長以上、好ましくは1024ビット長以上であれば実用的な計算時間での解読は困難になる。

[0004]

ところが、公開鍵(e,n)と

ed (mod lcm (p-1、q-1)) = 1 , n = pq、(ただしp、qは十分大きな素数)

の関係にある秘密鍵(d,n)を用いれば、

$$M = C^{d} \pmod{n}$$

[0005]

たとえば、 d = 1 1 の場合、

$$C^{11} = ((C^2)^2 C)^2) C$$

のようにdを2進展開して、自乗剰余演算と乗算剰余演算を繰り返せば、高々dのビット長の2倍の回数の乗剰余演算で計算できる。

しかしながら、上記べき乗剰余演算であっても、たとえばDES(dataencryption standard)等の対称暗号に比較すれば計算量が多くなる。このためできるだけ効率的なアルゴリズムとその実装が求められる。

上記べき乗剰余演算における自乗剰余演算と乗算剰余演算を高速化する手法に、たとえばPeter L. Montgomery著、「Modular Multiplication Without Trial Division」、Mathematics of computations, Vol.44, No.170 April 1985, pp 5 19-522、に記載されているモンゴメリ乗算手法がある。モンゴメリ乗算は乗剰余算を、加算、乗算、シフト演算の繰り返しにより、減算を繰り返す除算よりも少ない計算量で実現する手法である。以下にモンゴメリ乗算の計算主要部

$$P \equiv X Y R^{-1} \pmod{n}$$

を擬似コード1. xに示す。なお、上式において、

$$R = (2^{r})^{m}$$

 $N \equiv -n^{-1} (m \circ d 2^{r})$

とする。また、擬似コードにおいて各行の左側には行番号を付す(以下同様)。

[0008]

- (1.1) P = 0;
- (1.2) for $(i=0; i \le m; i++)$ {

(1.3)
$$t = (p_0 + x_i y_0) \ \text{N (mod } 2^r);$$

(1.4)
$$P = (P + x_i Y + t \cdot n) / 2^r;$$

- (1.5) };
- (1.6) if $(P \Rightarrow n) P = P-n$;

[0009]

たとえば、512ビットのモンゴメリ乗算を32ビット乗算器によって実行すると仮定すると、m=512/32=16回のループを繰り返すことになる。上記擬似コードでは簡単のために x_i ・Yや、t・nのように32ビット×512ビットのように示したが、実際は512ビットのYとnも16個の32ビットブロックに分割して計算を実行する。つまり、Pの部分積加算は演算においてm=16の二重ループとなる。以下に二重ループによってモンゴメリ乗算を実行する手順の一例を擬似コード2.xに示す。

[0010]

- (2.1) P = 0;
- (2.2) for (i=0; i < m; i++)

```
t = p_0 + x_i y_0 \pmod{2^r};
 (2.3)
                  t = t \cdot N \pmod{2^r};
 (2.4)
 (2.5)
                  c = 0;
 (2.6)
                  for (j=0; j < m; j++) {
 (2.7)
                        tmp = p_i + x_i \cdot y_i + c;
(2.8)
                        tmp = tmp + t \cdot n_i;
                        if (j != 0) p_{j-1} = tmp(mod 2^r);
 (2.9)
                        c = tmp/2^r;
 (2.10)
 (2.11)
                  };
 (2.12)
                  p_{m-1} = c;
 (2.13)
           };
 (2.14) if (P \Rightarrow n) P = P-n;
```

なお、ここで、X, Y, nはm個のブロックに分割されている。つまり、

$$X = (x_{m-1}, x_{m-2}, ..., x_1, x_0)$$

 $Y = (y_{m-1}, y_{m-2}, ..., y_1, y_0)$
 $n = (n_{m-1}, n_{m-2}, ..., n_1, n_0)$

乗算器が一つの場合を仮定すると、途中結果 t m p の計算に二回の積和演算が必要となる。変数 p_j , x_i , y_j , t, n_j は全て r ビット長の数、変数 c は下位ブロックからのキャリーである。上記擬似コード 2 . x の例では、一回の 1 ループで 2 r ビットの数 x_i . y_j と t . n_j 、そして r + 1 ビットの数 p_j と p_j と p_j と p_j での加算を行い(行番号 p_j 2 . p_j 2 . p_j 3 . p_j 4 . p_j 6 . p_j 7 . p_j 7 . p_j 7 . p_j 8 . p_j 7 . p_j 8 . p_j 9 . p_j 8 . p_j 9 . p_j 9

[0011]

一方、 \mathbf{x}_{i} ・ \mathbf{y}_{j} と \mathbf{t} ・ \mathbf{n}_{j} の加算を2つの別のループで行うことも可能である。この例を擬似コード3. \mathbf{x} に示す。

[0012]

- (3.1) P = 0;
- (3.2) for (i=0; i < m; i++)

```
(3.3)
                c = 0;
(3.4)
                for (j=0; j < m; j++) {
(3.5)
                       tmp = p_j + x_i \cdot y_j + c;
                      p_i = tmp(mod 2^r);
(3.6)
                      c = tmp/2^r;
(3.7)
(3.8)
                };
                p_m = c; c = 0;
(3.9)
                t = p_0 \cdot N \pmod{2^r};
(3.10)
                for (j=0; j < m; j++) {
(3.11)
                      tmp = p_j + t \cdot n_j + c;
(3.12)
                      if (j != 0) p_{j-1} = tmp (mod 2^r);
(3.13)
                      c = tmp/2^r;
(3.14)
(3.15)
                };
(3.16)
                p_{m-1} = p_m + c;
(3.17)
          };
        if (P \Rightarrow n) P = P-n;
(3.18)
```

擬似コード3. xの例では、変数 p_j は r ビット長、変数 t m p は 2 r ビット長となる。

[0013]

擬似コード2. x、3. xの両例ともモンゴメリ乗算の二重ループを抜けた後の結果Pは2 n未満となるが、n以下である保証はないので必要に応じて、「P = P - n」とする(行番号 2. 1 4, 3. 1 8)。

[0014]

上記擬似コード2. x、3. xの例において、基本的に p_j は、Pをm個に分割したrビットレジスタで正の値をとる。しかし、擬似コード2. xの例では、行番号2. 12の「 $p_{m-1}=c$ 」において、cは最大r+1ビットとなる。この時、演算ビット数がrビットで割り切れる場合には1ビットあふれることになる。よって、ループ回数をm+1にするか、ループ回数をm回に押さえるための最上位ビットの特別な処理が必要となる。本明細書では簡単のため上記例の両者

ともjループは同じループ回数mであるものとする。なお両例の行番号 2. 1 4 , 3. 18の比較演算「i f (P=>n)」において、符号ビットの考慮などを行う必要がある。

[0015]

【発明が解決しようとする課題】

上記擬似コード2. x、3. xの例により、モンゴメリ乗算の計算を実行することができる。しかし、本発明者らがその演算サイクルを詳細に検討したところ、演算のパフォーマンスは変数のレジスタ割り付けやメモリ構成に大きく影響されることが判明した。以下検討結果について説明する。

[0016]

[0017]

まず行番号2.1の「P=0」の処理については、行番号2.7の演算

 $t m p = p_{j} + x_{i} \cdot y_{j} + c$

などで最初に p_j を読み出すときにその値をリセットすればよい。このためサイクル数0である。

[0018]

行番号2.3,2.4の変数 t の計算

 $t = p_0 + x_i y_0 \pmod{2^r}$

$$t = t \cdot N \pmod{2^r}$$

ではレジスタに割り付けられているN以外の変数(P_0 、 x_i 、 y_0)をメモリから読み出すのに3サイクルを要する。なお、tについては前記した通り行番号 2. 3の演算結果が直接レジスタに割り付けられるので読出しの必要はない。行番号 2. 5の「c=0」は、「P=0」の処理と同様0サイクルである。

[0019]

jループに入って、行番号2.7の演算

$$t m p = p_i + x_i \cdot y_i + c$$

は p_j と y_j の読み出しで2サイクルを必要とする。 x_i は行番号2.3のtの計算の際に読み出されているのでここでの読出しの必要はない。また、cについては前記の通り直接レジスタに割り付けられるので読出しの必要はない。

[0020]

行番号2.8の演算

 $tmp = tmp + t \cdot n_{i}$

はn_jの読み出しで1サイクルを要する。tmp、tについては前記した通り直接レジスタに割り付けられるので読出しの必要はない。

[0021]

行番号2.9の演算

$$p_{j-1} = t m p (mod 2^r)$$

 $c = t m p / 2^r$

の実際のハードウェア上の動作は、「 $tmp+t\cdot n_j$ 」を一旦レジスタtmpで受けずに直接 p_{j-1} とcに書き込めばよい。よってどちらも0 サイクルとなる。

[0022]

jループを抜けた直後の行番号2.12の演算

 $p_{m-1} = c$

はパイプライン処理により〇サイクルとなる。

[0023]

したがってiループ内の演算サイクル数は、

$$3 + m (2 + 1) = 3 m + 3$$

となる。これにiループのmを乗じて

$$m (3m+3) = 3m^2 + 3m$$

となる。しかし、先に述べたようにi=0のとき $p_j=0$ なので p_j を読み出す必要はなく、入力を0リセットすればよい。よってiループ全体ではこの分のmを減じて

$$3 \text{ m}^2 + 3 \text{ m} - \text{m} = 3 \text{ m}^2 + 2 \text{ m}$$

となる。行番号2.14の比較動作

$$if (P => n)$$

では減算「P-n」によって大小を判定するのでこれに2mサイクル、最後にパイプラインを抜けるのに2サイクルを要する。結局最終的なサイクル数は

$$3 m^2 + 4 m + 2$$

となる。これはパイプライン処理が乱れなく実行できる場合であり、演算ビット数が乗算器のビット数に対してあまり大きくないとき、つまりブロック数mが少ないときは、書き込もうとした値を直ぐに読み出す必要があるためメモリアクセス待ちのオーバーヘッドが加わることになる。ただしブロック数が4~5あれば実用上このような問題は生じない。また逆にブロック数が2~3といった小さな数に対してモンゴメリ法を適用する意味はあまりないので、上記事情は考慮する必要がない。つまり、二重ループによるm²項の係数「3」が大きく変わることはない。また、実装形態によってはjループ前後でパイプライン動作が乱れることがあり、前記最終的なサイクル数が実際には若干異なることがある。しかし、この場合であっても二重ループによるm²項の係数「3」は変わらず、最終的なサイクル数が前記値と大きく異なることはない。

[0024]

これと同様に擬似コード3. xの例を詳細に検討すれば、以下の通りである。 行番号3. 1の「P=0」の処理は、行番号3. 5の演算

$$t m p = p_i + x_i \cdot y_i + c$$

で最初に p_j を読み出すときにその値を0リセットすればよいのでサイクル数は0である。行番号3. 1の「c=0」の処理についても、擬似コード2. xと同

様0サイクルである。

[0025]

第1 jループ (行番号3. 4~3. 8) に入って、行番号3. 5の演算

$$t m p = p_i + x_i \cdot y_i + c$$

では、 p_j と y_j の読み出しで 2 サイクルを必要とし、第 1 j ループの最初に x_j を読み出す必要がある。行番号 3 . 6 の演算

$$p_{j} = t m p (mod 2^{r})$$

$$c = t m p / 2^{r}$$

は擬似コード 2. x の場合と同様に t m p を直接 p_j 、 c に書き込むので 0 サイクルとなる。よって、 1 番目の j ループのサイクル数は、 2 m+1 となる。

[0026]

第1 jループを抜けた後の行番号3. 9の演算

$$p_{m} = c ; c = 0 ;$$

はパイプライン処理により0サイクルとなり、行番号3.10の演算

$$t = p_0 \cdot N \pmod{2^r}$$

では、 P_0 とNの読み出しに2サイクルを要する。

[0027]

次に第2jループ(行番号3.11~3.15)に入って、行番号3.12の 演算

$$t m p = p_i + t \cdot n_i + c$$

では、 p_j と n_j の読み出しで 2 サイクルを要する。なお、t と c はレジスタに直接書込まれるので読出しの必要はない。それに続く行番号 3.13 の演算

$$p_{i-1} = t m p (mod 2^r)$$

$$c = t m p / 2^{r}$$

は、擬似コード2. xの場合と同様0サイクルとなる。従って、2番目のjループのサイクル数は2mとなる。そして2番目のjループを抜けた後の行番号3.

16の演算

$$p_{m-1} = p_m + c$$

では、 p_m の読出しに1サイクル必要である。

[0028]

よって、iループ内の演算サイクル数は、

(2m+1) + 2 + 2m + 1 = 4m + 4

となる。これにiループのmを乗じて

$$m (4 m + 4) = 4 m^2 + 4 m$$

となる。しかし、先に述べたようにi=0のとき p_j を読み出す必要はなく、入力を0リセットすればよいので、iループ全体ではこの分のmを減じて

$$4 \text{ m}^2 + 4 \text{ m} - \text{m} = 4 \text{ m}^2 + 3 \text{ m}$$

となる。行番号3.18の比較動作

$$i f (P = > n)$$

では減算「P-n」によって大小を判定するのでこれに2mサイクル、最後にパイプラインを抜けるのに2サイクルを要する。結局最終的なサイクル数は

$$4 m^2 + 5 m + 2$$

となる。擬似コード3. xの例でm²サイクル多いのは、tmpへの部分積加算を一つのjループで行わないため、行番号3. 4~3. 8のループでメモリに書き込んだpjを行番号3. 11から3. 15のループで読み出すためである。サイクル数こそ多いものの桁上がりが1ビット少なくrビットブロックにおさまり、レジスタに保持すべき変数も少ないという擬似コード2. xの例と比較したメリットがある。このため、制御と回路規模の点では3. xの例の方が有利である。図7に擬似コード3. xの場合のモンゴメリ乗算回路データパス部の概略を、また図8にこの回路におけるブロック数m=4の最終ループ処理近辺のタイミングチャートを示す。なお、パイプライン処理の乱れ等により、前記最終的な読出しサイクル数が実際には若干変化することがあるのは擬似コード2. xの場合と同様である。

[0029]

上記のメモリ読出しタイミングにおいてモンゴメリ乗算の高速化を考えるとするなら、二重ループの内側で乗算を2回行うので、単純に乗算器を2つ実装すれば2倍の速度が得られるように思える。しかし、メモリ読み出しがボトルネックとなるのは前記した通りである。このボトルネック解消の方法として、独立な読

み出しを行える読出しポートを2つ、書き込みポートを1つ持つ3ポートメモリを使用することが考えられる。しかしながら3ポートメモリにより高速化が図れるものの、3ポートメモリは一般的ではなく、使用できるテクノロジーが限定される。すなわち、回路の汎用性が損なわれてしまう。このため半導体設計における回路設計の標準化(IPコア化)の障害になる可能性がある。さらに、3ポートメモリは素子面積が大きくなり小型化の要請にそぐわない。

[0030]

本発明の目的は、モンゴメリ乗算回路におけるメモリアクセスのボトルネックを2ポートやシングルポートの汎用メモリを使いながら解消することにある。これにより高いパフォーマンスと素子の小型化を実現し、暗号生成回路を低いコストで提供することが可能になる。

[0031]

【課題を解決するための手段】

本発明の概要を説明すれば以下の通りである。すなわち、本発明の演算回路および演算方法では、1サイクルで実行する演算に必要な変数のうちメモリから読み出す必要のある変数については異なるメモリに記録し、1つの読出しステージでこれら変数を同時に読み出すことを可能にしたものである。これにより、読出しによる待ち時間を最小にして計算のパフォーマンスを向上することができる。しかも、変数を記録するメモリには3ポートメモリ等複雑な回路、大面積を要する回路を用いることなく、2ポートやシングルポートの汎用的なメモリを用いてIPコア化をし易くし、また素子面積を最小限にすることを可能にする。

[0032]

以下本発明を列記すれば以下の通りである。すなわち、本発明の演算回路は、 複数のレジスタと、前記複数のレジスタに入力される値を入力とする演算器と、 複数のメモリとを有し、前記複数のメモリから前記複数のレジスタへの複数の変 数の読出しを、前記演算器のパイプライン処理における同一の読出しステージで 行うものである。また、本発明の演算方法は、複数の入力レジスタを有する演算 器と複数のメモリとを備えた演算回路を用いた演算方法であって、前記入力レジ スタに入力されている値に基づいて演算を行うステップと、前記演算の結果を前

記入力レジスタまたは前記メモリに書き込むステップと、前記複数のメモリから 前記複数の入力レジスタに複数の変数を同一のパイプラインステージで読み出す ステップと、を含む。

[0033]

なお、前記演算器は、第1レジスタ、第2レジスタ、第3レジスタ、第4レジスタの各々に入力された「ビット長を有する x_1 、 x_2 、 x_3 、 x_4 の各入力値に基づいて、2mまたは2 x_1 に出ったことができる。 x_1 + x_2 · x_3 + x_4 の演算結果Qを与える積和演算器とすることができる。この場合、前記複数のメモリには、第1メモリおよび第2メモリを含み、前記パイプライン処理の演算ステージに続く演算結果の書き込みステージにおいて、前記演算結果Qの下位「ビットQ」が前記第1メモリに記録され、前記演算結果Qの前記Q」を除く上位ビットQ」が前記第1メモリに記録され、前記書き込みステージに続く前記レジスタへの変数の読出しステージにおいて、前記第1メモリから前記第1レジスタに変数 x_1 が、前記第2メモリから前記第3レジスタに変数 x_3 が、同一の読出しステージで読み出されるものとすることができる。また、前記第1および第2メモリを、データの書き込みポートと読出しポートとを各々1つ有する2ポートメモリとすること、あるいは、前記第1メモリをデータの書き込みポートと読出しポートとを各々1つ有する2ポートメモリとすることができる。

[0034]

読出しステージにおいて、前記第1メモリから前記第1レジスタに変数 x_1 が、前記第2メモリから前記第3レジスタに変数 x_3 が、前記第3メモリから前記第5レジスタに変数 x_5 が、同一の読出しステージで読み出されるものとすることができる。また。前記第1メモリをデータの書き込みポートと読出しポートとを各々1つ有する2ポートメモリとし、前記第2および第3メモリを、データの書き込みおよび読出しが1つのポートで行われる1ポートメモリとすることができる。

[0035]

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本実施の形態の記載内容に限定して解釈すべきではない。なお、実施の形態の全体を通して同じ要素には同じ番号を付するものとする。

[0036]

(実施の形態1)

図1は、本発明の一実施の形態であるモンゴメリ乗算回路の一例をそのデータパス部について示したブロック図である。本実施の形態のモンゴメリ乗算回路は積和演算回路1と、入力レジスタ2~5と、マルチプレクサ6と、2つのメモリ7(メモリA)およびメモリ8(メモリB)とを有する。

[0037]

積和演算回路 1 は、レジスタ 3 とレジスタ 4 の入力値(r ビット長)の積に、レジスタ 2 とレジスタ 5 の入力値(r ビット長)を加算して 2 r ビット長の出力 t m p を与える。すなわち、加算入力 p_j , c と積算入力 y_j , x_i とから出力 t m p = p_j + y_j · x_i + c を得る。積和演算回路 1 は、たとえば公知の全加算器 F A と 半加算器 H A と を 用いて構成できる。なお、図 1 において x_i (0) のように示しているのは、変数 x_i の括弧内の数字に相当するビットを抜き出した値に対応する。

[0038]

入力レジスタ2~5には、メモリ7,8から値が読み出されて入力され、ある

いは積和演算回路 1 からの出力が直接入力される。マルチプレクサ 6 は 3 つの入力に対し 1 つの出力を与えるスイッチである。

[0039]

メモリ 7、8 は汎用的な 2 ポートメモリ、すなわちデータの書き込みと読出しを各々独立した 1 つのポートから行えるメモリである。メモリ 7(メモリ A)には二重ループ処理中の途中変数 P(p_j)が記録され、メモリ 8(メモリ B)には、その他の変数 X(x_i), Y(y_j), n(n_j), Nと最終結果 P(p_j)が記録される。メモリ 7、8 は何れも 2 ポートメモリであり、素子の I Pコア化の障害、素子面積の増大の問題を生じない。

[0040]

本実施の形態の演算回路では、データの読出し、演算、書き込みが一連のパイプラインとして処理される。すなわち、メモリからレジスタへのデータの読出しステージと、レジスタに入力された値に基づく演算ステージと、演算結果をレジスタまたはメモリに書き込む書き込みステージとが並列に処理される。

[0041]

図2は、図1の回路において擬似コード3. xの処理を実行した時の処理のタイミングを示したタイミングチャートである。図2では、m=4の場合の処理の最終ループ近辺を示している。なお前記および以下のタイミングチャートにおいて一連のパイプライン処理(データの読出し、演算、結果の書き込み)を同じ背景色で示すようにグレーまたは白に濃淡分けてして示している。また、チャートの左端には、読出し先のメモリ(MemA(read)、MemB(read))、レジスタ(P_j (レジスタ 5)、 y_j , n_j ,N(レジスタ 4)、c(レジスタ 2)、 x_i ,t(レジスタ 3))、書込み先のメモリ(MemA(write)、MemB(write))を指標として示している。チャートの各行には、読出しステージにおいて各メモリから読み出される値、演算ステージにおけるレジスタ内の値、書込みステージにおけるメモリ書込まれる値が記入されている。

[0042]

擬似コード3. xの第1 jループ(行番号3. 4 \sim 3 . 8)における処理、たとえば図2のi=3ループ中の最初のj=0 \sim 3 の処理では、まず、j=0 のル

ープで、メモリ7(MemA)からレジスタ5(p_j)に p_0 を、メモリ8(MemB)からレジスタ4(y_j , n_j , N)に y_0 を読み出す(読出しステージ)。なおこの読出しステージと同時に前サイクルの演算ステージ(行番号3.16の計算)および前々サイクルの書込みステージ(メモリ7(MemA)への p_0 の書込み、 p_0 とびスタへの上位ビット p_0 とかき込み)が行われている。

[0043]

次に、j=1の読出しステージでメモリ7(MemA)からレジスタ5(p_j)に p_1 を、メモリ8(MemB)からレジスタ4(y_j , n_j , N)に y_1 を 読み出すと同時に先に読み込まれた p_0 、 y_0 とレジスタ2(c)に入力されている前ステップの演算結果(tmp_H)およびレジスタ3(x_i , t)に入力されている x_3 に基づいて行番号3.5の演算を実行する(演算ステージ)。 なお、この時前サイクルの書込みステージ(メモリ7(MemA)への p_3 の書込み、cレジスタ(レジスタ2)への上位ビット tmp_H の書込み)が行われている

[0044]

次に、j=2の読出しステージでメモリ7(MemA)からレジスタ5(p_j)に p_2 を、メモリ8(MemB)からレジスタ4(y_j , n_j , N)に y_2 を 読み出すと同時に前サイクルでレジスタに読み出された値に基づいて演算を実行し、先の演算結果(変数 p_0 、 x_3 、 y_0 、cに基づく演算結果)の上位ビット tmp_H および下位ビット p_0 を各々cレジスタとメモリ7(MemA)に書き込む(書込みステージ)。このようにして、 p_0 、 y_0 の入力以降結果が記録されるまでの一連のパイプライン処理が行われる。その他の p_j 、 y_j についても同様である。

[0045]

次に、行番号3.9の処理では、読み込みサイクルに1サイクルの空きを設け、j=3の演算ステージの後にレジスタ cの内容を p_4 としてメモリ7に記録する。

[0046]

次に、行番号3. 10の処理(tの計算)では、メモリ7からp0 を、メモリ

8からNを同一の読出しステージで各々レジスタ3およびレジスタ4に読出し、 演算の結果を次の書込みステージでレジスタ4に変数 t として書き込む。

[0047]

次に、行番号3. $11\sim3$. 15の第2jループの処理では、第1jループの場合と同様にメモリ7から p_j が、メモリ8から n_j が同一読出しステージで読み出され、先に入力された変数 t、cを用いて行番号3. 12の演算を行う。その後、演算結果の下位ビットは p_{j-1} としてメモリ7に記録され(行番号3. 13)、上位ビットはcレジスタに記録される(行番号3. 14)。なお、この第2jループのj=0における処理ではcは0jセットされる。また、j=0では演算結果の下位ビットは記録されない。

[0048]

行番号3. 16の処理では、メモリ7から p_4 がレジスタ5(p_j)読み出され、cレジスタの値との和をとって p_3 としてメモリ7に記録される。ただし、最後のiループのメモリへの書込み処理では、 p_j はメモリ7だけでなくメモリ8にも記録する。

[0049]

最後に、行番号3. 18の処理では、メモリ7からpjとnjを各々レジスタに読出し、比較演算を行う。つまり減算「P=P-n」の結果はメモリ8(MemB)の前回の結果Pを上書きしない場所に保存する。メモリ8(MemB)は最後のjループを抜けた時のPと、それからnを減じたP-nを保持することになるが、P-nが正であればP-nを、P-nが負であればPを最終結果とする。最後のjループを抜けた時にメモリ7(MemA)にもPを書き込むのは単にP-nの計算でメモリ8(MemB)に保持されているnと同時に読み出すためである。

[0050]

上記のようにして、擬似コード3. xの演算処理を終了する。上記演算処理では、メモリからの変数の読出しを同一の読出しステージで行う。このように同一の読出しステージで変数の読出しが行えるのは、メモリを2つ設け、同時に読み出す可能性のある変数を相違するメモリに記録できるようにしたためである。こ

れにより、従来の方式に比較してメモリ読出しの待ち時間を短縮して、処理のパフォーマンスを向上できる。

[0051]

上記処理による読出しステージのサイクル数を検討すれば、以下の通りである。第1 jループの処理でm、行番号3. 9, 3. 1 0 の処理で2、第2 j ループの処理でm、行番号3. 1 6 の処理で1、よってi ループ内の処理に必要なサイクル数は2m+3となる。これにi ループのm回を乗じて $2m^2+3m$ 。なおi = 0 のときに p_j を読み出す必要はないがそのサイクルで y_j を読み出す必要があるのでmを減じることはない。行番号3. 1 8 の比較動作にmサイクル、パイプラインを抜けるのに2 サイクルを要する。結局最終的なサイクル数は

 $2 m^2 + 4 m + 2$

となる。従来方式において $4m^2+5m+2$ の読出しサイクルを必要としたことと比較すれば、約半分のサイクル数に減少する。

[0052]

[0053]

(実施の形態2)

図3は、本発明の他の実施の形態であるモンゴメリ乗算回路の一例をそのデータパス部について示したブロック図である。本実施の形態の演算回路はメモリ8

(メモリB)が1ポートメモリ、つまりデータの読出しと書込みの双方を 1 つのポートで行うメモリとすることを除き、実施の形態1と同様である。このように本実施の形態ではメモリ8を1ポートメモリとすることにより、メモリサイズを小さくして回路の小型化を図ることが可能になる。

[0054]

図4は、図3の回路において擬似コード3. xの処理を実行した時の処理のタ イミングを示したタイミングチャートである。図4では、m=4の場合の処理の 最終ループ近辺を示している。図示するようにiループが終了するまでの処理は 実施の形態1と同様である。P=P-nの処理において、本実施の形態ではメモ リ8に1ポートメモリを用いているので最終的な計算結果であるp;の書込みを メモリ8に行わず、メモリ7に行う。そして、最後にメモリ7 (MemA)から メモリ8(MemB)にp_iの転送を行う。すなわち、最終結果Pの補正演算は 、P≧nならばP−nを最終結果とするものであるが、P≧nかどうかは減算を 一回実行するまで判定できない。そのため実施の形態1ではPとP-nの双方を メモリ8 (MemB) に書き込んで、減算結果の符合を見ていずれか一方を選択 するようにした。本実施の形態ではPとP-nをメモリ7 (MemA) にだけ書 き込み、減算結果に応じてPかP-nのいずれか一方をメモリ8(MemB)に 書き込むようにする。このようにすれば、m+1サイクル増加するだけのペナル ティーでメモリ8 (MemB) をシングルポートメモリにすることができる。こ れによりメモリの小型化を図ることが可能になる。なお、本実施の形態の場合の サイクル数は

 $2m^2 + 5m + 3$

となる。これに対して、従来のよう1つのシングルポートメモリで擬似コード2 . x を処理した場合、

 $4 m^2 + 5 m + 2$

擬似コード3. xを処理した場合、

 $6 m^2 + 7 m + 2$

のサイクル数が必要になる。本発明の優位性がより顕著となる。

[0055]

(実施の形態3)

図5は、本発明のさらに他の実施の形態であるモンゴメリ乗算回路の一例をそのデータパス部について示したブロック図である。本実施の形態のモンゴメリ乗算回路は積和演算回路9と、入力レジスタ10~15と、3つのメモリ16(メモリA)、メモリ17(メモリB1)およびメモリ18(メモリB2)とを有する。

[0056]

積和演算回路 9 は、レジスタ 1 1 (t レジスタ)とレジスタ 1 2 (n_j , N レジスタ)の入力値(r ビット長)の積と、レジスタ 1 3 (x_i レジスタ)とレジスタ 1 4 (y_j レジスタ)の入力値(r ビット長)の積と、レジスタ 1 0 (c レジスタ)の入力値(r+1 ビット長)と、レジスタ 1 5 (p_j レジスタ)の入力値(r ビット長)を加算した 2 r+1 ビット長の出力 t m p を与える。すなわち、積和演算回路 9 は 2 つの乗算器を有し、加算入力 p_j , c と積算入力 y_j , x_i と、積算入力 t, n_j とから出力 t m $p=p_j+y_j$ · x_i+t · n_j+c を得る。

[0057]

レジスタについては実施の形態1と同様である。また、メモリ16 (MemA) は汎用的な2ポートメモリであり、メモリ17,18 (MemB1,B2) はシングルポートメモリである。これら汎用的なメモリを用いるため、素子のIPコア化の障害が生じず、また、メモリ数の増加をシングルポートメモリを採用することによる素子面積の低減で補うことができる。

[0058]

図6は、図5の回路において擬似コード2.xの処理を実行した時の処理のタイミングを示したタイミングチャートである。図5では、m=4の場合の処理の最終ループ近辺を示している。

[0059]

まず、iループの最初にtの計算(擬似コード2.3,2.4)を行う。メモリ16からp0を読出し、メモリ17からx3を読出し、メモリ18からy0を読み出す。これら読出しは1つの読出しステージで行われる。これら読み出した

変数を用いて行番号 2. 3の演算を行い、演算結果の下位ビット tmp_L をtvジスタに入力する。前記演算と並行してメモリ 1.7からNを読出し、前記tとNを用いて行番号 2. 4の演算を行う。演算結果の下位ビット tmp_L がtvジスタに入力され、本ループ内を通じてこのtの値が用いられる。なお、先に読み出した x_3 も本ループ内を通じて用いられる。

[0060]

次にjループに入り、 p_0 , n_0 , y_0 が各々メモリ16, 17, 18から p_j レジスタ、 n_j , N レジスタ、 y_j レジスタに同一サイクル内で読み込まれる。その後、c、t、 x_3 の値を用いて演算が行われ、演算結果の下位ビットは p_j としてメモリ16に、上位ビットはc レジスタに書込まれる(行番号2.9, 2. 10)。なお、このj ループのj = 0 における処理ではc は0 リセットされる。また、j = 0 では演算結果の下位ビットは記録されない。

[0061]

行番号2. 14の処理では、c レジスタの値が p m としてメモリ16に記録される。その後のP=P-n、 $MemA\rightarrow MemB$ の処理は実施の形態2と同様である。

[0062]

本実施の形態によれば、2つの乗算器を設け、さらにメモリを3つ設けたので、3変数を同時に読み出すことが可能になり、2つの乗算器を最大限に活用するデータの読出しを行うことが可能になる。

[0063]

本実施の形態で必要な処理サイクルは以下の通りである。 i ループ内の t の計算で 2 サイクル、 j ループで m サイクル、擬似コード 2 . 1 2 の処理で 1 サイクル、 n の n

 $m^2 + 5 m + 2$

となる。従来方式はもとより、実施の形態 1 , 2 と比較しても大幅にサイクル数が低減される。特にmの値が大きくなるとm² 項が効いてくるので、その効果がより顕著になる。本実施の形態を用いることにより 2 乗算器の場合のメモリアクセスのボトルネックを解消でき、サイクル数を大幅に改善することが可能になる

[0064]

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。たとえば、前記実施の形態では、メモリとしてシングルポートまたは2ポートのメモリを例示したが、3ポートメモリにも適用できる。

[00.65]

【発明の効果】

本願で開示される発明のうち、代表的なものによって得られる効果は、以下の通りである。すなわち、モンゴメリ乗算回路におけるメモリアクセスのボトルネックを2ポートやシングルポートの汎用メモリを使いながら解消することができる。これにより、高いパフォーマンスと素子の小型化を実現し、暗号生成回路を低いコストで提供できる。

【図面の簡単な説明】

【図1】

本発明の一実施の形態であるモンゴメリ乗算回路の一例をそのデータパス部について示したブロック図である。

【図2】

図1の回路において擬似コード3.xの処理を実行した時の処理のタイミングを示したタイミングチャートである。

【図3】

本発明の他の実施の形態であるモンゴメリ乗算回路の一例をそのデータパス部 について示したブロック図である。

【図4】

図3の回路において擬似コード3.xの処理を実行した時の処理のタイミングを示したタイミングチャートである。

【図5】

本発明のさらに他の実施の形態であるモンゴメリ乗算回路の一例をそのデータ パス部について示したブロック図である。

【図6】

図5の回路において擬似コード2.xの処理を実行した時の処理のタイミングを示したタイミングチャートである。

【図7]

従来方式において擬似コード3. x の場合のモンゴメリ乗算回路データパス部の概略を示すブロック図である。

【図8】


図 7 におけるブロック数m=4 の最終ループ処理近辺のタイミングチャートである。

【符号の説明】

1, 9…積和演算回路、2~5、10~15…入力レジスタ、6…マルチプレクサ、7, 8, 16~18…メモリ。

【書類名】 図面


【図1】



【図2】

				1	I	h _H			~
						Hduu Hduu		$\langle \cdot \rangle$	P
		X	X	p_3	n_3	duu.		\boxtimes	p_2
1	\	p_3	n_3	p_2	z^2	им ри		\times	p_I
P-n		p_2	n_2		n_I	Hduu T		X	$ p_0 p_1 p_2 p_3 $
P=P-n		p_I	n_I	p_0	n_0	tmp _H	0	p_3	p_3
	,	D_0	n 0	ı	0	fmp _H fmp _H		$p_2 \mid p_3$	$p_2 \mid p_3$
		p_4	X	$p_3 \mid p_4$	\tilde{z}	н диц		p_I	D_I
	A	p_3	2		n_2	Jamus Samus		P_0	P_0
	~	p_2	n_2	p_{i} p_{2}	n l	н диц		X	X
	j=0 ~3		u^{I}	p_0	n_o			\supset	\supset
		oa	^{0}u		$N \mid n_0$	0	a^0	<i>b</i> ⁴	\supset
<i>j</i> =3	######################################	000	8	0	0	нащ	880 m	03 1	\supset
:		X		03	V3 .	Hdiui Hdiui		$ p_2 p_3 p_4$	\supset
	A	p_3	3	$p_2 \mid p_3$	2			I_I	\supset
	53	22 1		2,1	ر روس	tmp _H tmp _H		I_0	\Longrightarrow
	<i>j=0</i> ~3	1/2	<u>''</u>	20.	y_0^*	$_{H}^{\mu}$ $_{H}^{\mu}$		p_3	\Longrightarrow
		p_0	70.	4 L			x_3	$\left\ p_{2}^{+} \right\ $	\Longrightarrow
	Y	98% 24.7%		$p_1 \mid p_2 \mid p_3 \mid p_4$	n_3 (mp _H tmp _H tmp _H	<u>×</u>	I	\Longrightarrow
j=2	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	p	$ x_3 $	þ	2	The state of the s		$\begin{bmatrix} p_0 & p_I \end{bmatrix}$	\longleftrightarrow
		p ₃	n ₃	p_2	$ n_2 $	timb		D_0	$\langle \rangle$
		p_2	n_2	p_I	$ n_I $ $ n_2 $	tmp _H	t	\times	\times
		Mem A(read) $p_2 p_3 p_4$	Mem B(read) n_2 n_3	Ь	Y, n, N	o	X, t	Mem A(write)	Mem B(write)


【図3】



【図4】


				1	ı	1			 -
4		X	X	p_3				\boxtimes	p_3
В		p_3	X	p_2			! !	\times	p_2
Mem A → Mem B		$ p_2 p_3 $	X	$P_0 P_1 P_2 P_3$				X	$P_0 \mid P_1 \mid P_2 \mid P_3$
" A -		10		00					9
Men		1.00						ر س	
			\Diamond	p_3	n_3 () ""		$p_2 \mid p_3$	
		\swarrow		D	2	**E		N.	$\langle \cdot \rangle$
		p_3	n 3	P_2	n_2	нашь		p,	X
P=P-n		Perl	n_2	p_I	n_I			P_0	\boxtimes
P=		p_I	n_I	p_0	u_0	H _{dtut}	0	p_3	\bowtie
	7	Post	$n_0 n_1$	p ₄	0	Hdiii)		$p_2 \mid p_3$	X
		7	X	\tilde{p}	2	Наш		7	
	A	p_3 p_4	n_3	2	2	n Hdim		10	\bigotimes
	_	-		$p_1^{c_1}$ p_2	$n_1 = n_2$	ij Hduu		$\stackrel{a}{\searrow}$	\longleftrightarrow
	$j=0 \sim 3$	d	n_2	a		tu,		$\langle \rangle$	
	j=	$ p_1 p_2 $	u	p_o	$\frac{n}{n}$			X	Δ
		p_0	$ u_0 $		N_0 n_0	0	p_0^0	p_4	\boxtimes
<i>j=</i> 3	##1	P_{o}	\dot{N}	0	0	tmp _H		p_3	\bowtie
		X	X	p_3	73	Hduii		$ p_2 p_3 $	X
	1	$ p_3 $	V3	$p_2 \mid p_3$	2.2	Hdun Hdun Hdun		16	
	<i>j=0</i> ∼3	p_2^*	y 2.	p_{I}	1	i filami		20:11	
				D_0^{0}	0			3	
		0. F	$ y_0^{\prime} $	2 4		ın Judi	3	$\frac{1}{2}$	$\langle \rangle$
-	*	2	<i>?</i>	d	0	H III	χ_3	d	\longleftrightarrow
<i>j=</i> 2	-	p_4	χ_3	p_3	$ n_3 $	tmp		p_I	$\langle \rangle$
	j= ~3	p_3	n_3	$p_1 \mid p_2 \mid p_3 \mid p_4$	n_L n_2	Hadun Hadun Hadun Hadun		$\begin{vmatrix} p_0 & p_I & p_2 & p_3 \end{vmatrix}$	X
	<u>. i</u>	p_2	n_2	p_{I}	n_{I}	tmp _H	ţ	\times	\boxtimes
		Mem A(read) $p_2 \mid p_3 \mid p_4 \mid p_0 \mid p_1$	Mem B(read) n_2 n_3 x_3		-			Mem A(write)	rite)
		ı A(r.	ı B(r	Ь	Y. n. N	v	X, I	A (W.	Mem B(write)
		Men	Men					Mem	Mem

【図5】



【図6】

		j=2					<i>j=</i> 3			1		P=,	P=P-n			Mei	m A –	Mem A → MemB	в	
		₹		<i>##1</i>	1		<i>j=0</i>	<i>j=0</i> ~3	^		7				7				i	
															•					
Mem A(read) p_2		p_3	X	p_0	X	p_0	P	p_2	p_3	\times	Po-	p_I	P_2	p_3	$p_0 \mid p_1$		p_2	p_3		X
Mem BI (read) n_2		$\begin{bmatrix} n_3 \end{bmatrix}$	X	x_3		$ n_0 $	u	n_2	\vec{n}_3	X	200	n_I	n_2	n_3	X	X	X			X
Mem B2(read) y_2		y_3^{\perp}	X	λ_0	X	y_0	λ_{R}	72	3	\times	X	X	X	X	X	X	X	X	\times	X
Ь	p_I	p_2	p_3	0	$p_0 \mid 0 \mid p_0$	0		d	$p_r p_z$	p_3	0	$p_0 \mid p_1$	1	p_2^*	p_3	p_0 p_1	p_I	$p_2 p_3$	p_3	X
S	Hduu,	Hduut Hduut	tmp _H		0			tmp _H	Hdm Hdm	tmp _H	Hami	0	Hdun Hdun	tmp _H	H diuh	0				
1	1mp _L			0		Jawn	dui				0									
N'u	n_I	n_2	n_3			N	$l_o = n_o$	$ \hat{n}_i n_2 $	n_2	n_3	0	n_0	n_I	$\begin{vmatrix} n_2 \\ n_3 \end{vmatrix}$	n_3	X	X			X
X	x_2	i			X 33				All the property of the second			0								
٨	y_I	\mathcal{Y}_2	y_3	0	\mathcal{Y}_0	0	y_o	N.	\mathcal{Y}_2	y_3	0									
Mem A(write)	\times	p_o	p_I	$p_2^{}$	p_3	\times	\times	\times	$p_{\hat{o}}$	p_I	$ p_2 p_3 $		$ p_0 p_1$		$ p_2 p_3$		X	X	\supset	X
Mem B2(write)	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	P_0	$p_0 \mid p_1 \mid p_2 \mid p_3 \mid$	p_2	<i>p</i> ₃



【図8】

			X	X		n dwg	ļ -	p_3
_	1		X	~	n	tmp _H "		X
			P3 1	4	12	H		X
			$p_2 \mid n_2 \mid p_3$	P2		tmp		P_{I}
P=P-n			P2		'u	Hdw		\boxtimes
			$ n_{I} $	<i>b</i> ¹	4	Tu _s		Po
			p P1		n			X
			Po n	4 P		0		2 P3
-7			7	d	$n_3 = 0$	0	0	\triangleleft
	-		13: P	9	18 N	tmp _H		$\frac{1}{a}$
			P.		n ₂			\overline{X}
			n	P2		twp		Po
	1=0~3		P2		u	p_H		\boxtimes
		$p_I \mid n_I \mid p_2$	PI		tm.	4	\bowtie	
			0 P.	0	<i>ืน</i>	np_H	7.1	\bowtie
			u o	Po	1. S. A	Ü (の対象	\triangleleft
<i>f=3</i>	7	_	N Po no	0	877) Bang	p_{o}	p3 t
	黄#1		Po	e Sel	у3	H		Ż
			<i>y</i> 3	p3		tus		P
	j=0 ~3		P ₃		y2	p_H		\bowtie
			2 y2	p ₂		u t		$\langle p_1 \rangle$
			, P	I,	J,	tmp _H		٥
			y y	d	, 0	Ü		$\stackrel{\scriptstyle a}{\searrow}$
			yo [1	p_0	Ç	0		
			Po) H	[£] x	p_3
			x_3	p4	0	tmp _H		P2
			p.,		$ n_3 $	h_H		\boxtimes
j=2	j= ~3		113	$p_2 \mid p_3$		tm		p,
_	٠-الـ		<u>p</u>	p	n_2	^B duu	1	Ă
			$Mem(read) p_3 n_3 p_4 x_3 p_0 y_0 $	ď	Y, n, N	v	X, t	$Mem(write) X p_1 X p_2 p_3$

【書類名】 要約書

【要約】

【課題】 モンゴメリ乗算回路におけるメモリアクセスのボトルネックを2ポートやシングルポートの汎用メモリを使いながら解消する。

【解決手段】 2つのメモリ7、8を設け、演算に必要な変数のうちメモリから 読み出す必要のある変数については異なるメモリに記録する。そしてパイプライン処理の同一の読出しステージでメモリ7からレジスタ5に変数を読出し、メモ リ8からその他のレジスタに他の変数を読み出す。

【選択図】 図1

認定・付加情報

特許出願の番号 特願2000-386069

受付番号 50001639404

書類名特許願

担当官 濱谷 よし子 1614

作成日 平成13年 2月 8日

<認定情報・付加情報>

【特許出願人】

【識別番号】 390009531

【住所又は居所】 アメリカ合衆国10504、ニューヨーク州 ア

ーモンク (番地なし)

【氏名又は名称】 インターナショナル・ビジネス・マシーンズ・コ

ーポレーション

【代理人】

【識別番号】 100086243

【住所又は居所】 神奈川県大和市下鶴間1623番地14 日本ア

イ・ビー・エム株式会社 大和事業所内

【氏名又は名称】 坂口 博

【代理人】

【識別番号】 100091568

【住所又は居所】 神奈川県大和市下鶴間1623番地14 日本ア

イ・ビー・エム株式会社 大和事業所内

【氏名又は名称】 市位 嘉宏

【代理人】

【識別番号】 100106699

【住所又は居所】 神奈川県大和市下鶴間1623番14 日本アイ

・ビー・エム株式会社大和事業所内

【氏名又は名称】 渡部 弘道

【復代理人】 申請人

【識別番号】 100112520

【住所又は居所】 神奈川県大和市中央林間3丁目4番4号 サクラ

イビル4階 間山・林合同技術特許事務所

【氏名又は名称】 林 茂則

【選任した復代理人】

【識別番号】 100110607

次頁有

認定・付加情報(続き)

【住所又は居所】 神奈川県大和市中央林間3丁目4番4号 サクラ

イビル4階 間山・林合同技術特許事務所

【氏名又は名称】 間山 進也

出願人履歴情報

識別番号

[390009531]

1. 変更年月日

2000年 5月16日

[変更理由]

名称変更

住 所

アメリカ合衆国10504、ニューヨーク州 アーモンク (

番地なし)

氏 名

インターナショナル・ビジネス・マシーンズ・コーポレーショ

٠,